⑩ 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平3-117996

(5) Int. Cl. 3

識別記号

庁内整理番号

④公開 平成3年(1991)5月20日

H 04 N 11/20

7033-5C

審査請求 未請求 請求項の数 1 (全9頁)

63発明の名称 テレビジョン方式変換装置

②特 願 平1-256204

②出 願 平1(1989)9月29日

⑩発 明 者 山 根 深 雪 東京都品川区北品川 6 丁目 7番35号 ソニー株式会社内

⑪出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

四代 理 人 弁理士 杉浦 正知

明報、書

1. 発明の名称

テレビジョン方式変換装置

2.特許請求の範囲

奇数フィールド及び偶数フィールドの入力テレビジョン信号を夫々記憶するための第1及び第2のメモリと、

ラインメモリを有し、ラインメモリの入力側及 び出力側のビデオ信号から内揮データを形成する 第1及び第2の内揮回路と、

上記第1及び第2のメモリの読出し側と上記第 1及び第2の内挿回路との間に設けられた第1の 信号遊択手段と、

上記第1及び第2の内挿回路の内の一方の出力信号を選択するための第2の信号選択手段とを傭えたことを特徴とするテレビジョン方式変換装置。 3.発明の詳細な説明

(産業上の利用分野)

この発明は、テレビジョン方式変換装置、特に テレビジョン信号のライン数変換を行う構成に特 散を有するテレビジョン方式変換装置に関する。

〔発明の概要〕

この発明では、テレビジョン方式変換装置に於いて、奇数フィールド及び偶数フィールドの入力テレビジョン信号を失々記憶するための第1及び第2の対策を表すし、ラインメモリを有し、ラインメモリを有りと、ラインメモリを指揮の政策を関係を発生の対域のは、第1及び第2の内が回路との間に設けられた第1の信号選択するとのの第2の内が回路の内の一方の出力により、既存の「C化されたフィールド内内が上、選択的に行えるようにしたものである。

〔從来の技術〕

テレビジョンの放送方式には、NTSC方式、

PAL方式及びSECAM方式等があり、これら 換装置が用いられている。

テレビジョン放送の方式変換の場合にはフィー ルド数及びライン数、双方の変換が必要とされる。 上述のフィールド数及びライン数の変換の内、ラ イン数の変換を行うためには、ライン内挿が必要 となる。ライン内挿には、フィールド内内挿、フ イールド間内挿の2通りがある。

第4図中、実線で示されるラインし2、し4を 偶数フィールドのラインとし、破線で示されるラ インL1、L3を奇数フィールドのラインとした 場合、上述のフィールド内内挿は、同一フィール ド内の隣接ライン、例えば、第4図に示されるラ インL1及びL3のデータを用いて、新たなライ ン11のデータを内挿するものである。また、フ イールド間内挿は、隣接フィールド間で最も近い ライン、例えば、第4図に示されるラインL1及 びし2のデータを用いて、新たなラインし3のデ ータを内挿するものである。

k) と乗算され、乗算データが加算器53に供給 される。一方、端子54には現フィールドに於け るラインのデータが供給され、このラインのデー クは、乗算器 5 5 で所定の係数 k が乗算され、乗 算データが加算器53に供給される。加算器53 にて上述の2つの乗算データが加算され、得られ た加算データが端子56から取出される。

しかしながら、第6図の構成では内挿を行うこ とはできず、実際のテレビジョン放送方式の変換 を行うことはできない。つまり、フィールドメモ リ51の入出力側に於けるフィールド周波数が異 なるため、端子54からの入力と、フィールドメ モリ51からの出力とによって内挿データを求め ることはできないからである。

そこで、フィールド間内挿を行うために、例え ば、第7図のような構成が必要とされる。

第7図の構成に於いて、入力テレビジョン信号 がデジタル化された後、端子71から供給される。 奇数フィールドの場合には、入力テレビジョン信 号のデータはスイッチ72を介してフィールドメ

上述のフィールド内内挿を行う回路としては、 の間で方式変換を行うためにテレビジョン方式変 例えば、第5図に示されるようなものがある。即 ち、ラインメモリ41ではラインL1のデータが 1 H 遅延せしめられる。端子42にラインし3の データが供給されるタイミングでは、ラインLI のデータがラインメモリ41から出力され乗算器 43にて係数 (1-k) と乗算された後に、乗算 データが加算器44に供給される。また端子42 から供給されるラインL3のデータは、乗算器4 5にて係数 k と乗算され、乗算データが加算器 4 4に供給される。加算器44にて、上述の2つの 乗算データが加算され、得られた加算データが端 子46から取出される。これによって、ラインし 1の内挿がなされる。

> またフィールド間内挿を行う回路としては、例 えば、第6図に示されるようなものがある。即ち、 フィールドメモリ51には、前のフィールドのデ ータが保持されており、このフィールドメモリ5 1から前のフィールドに於ける各ラインのデータ が読み出され、乗算器52で所定の係数(1一

> モリ73に供給され、偶数フィールドの場合には、 スイッチ72を介してフィールドメモリ74に供 給される。

> そして、フィールドメモリ73から、例えば、 ラインL1のデータが読み出されると、このライ ンし1のデータは、乗算器75で所定の係数(1 ー k)と乗算され、乗算データが加算器 7 6 に供 給される。また、フィールドメモリ74から、上 述のラインし1に対応するラインし2のデータが 読み出されると、乗算器77で所定の係数kと樂 算され、乗算データが加算器76に供給される。 加算器 7 6 にて、上述の 2 つの桑箕データが加算 され、得られた加算データが端子78から取出さ れ、これによって、ラインし2の内様がなされる。

〔発明が解決しようとする課題〕

しかしながら、従来の技術では、フィールド内 内挿、フィールド間内挿は、夫々、専用の回路を、 用いて別々に行われることが一般的であった。従 って、第5回に示されるフィールド内内押回路、

第7 図に示されるフィールド間内挿回路を組み合わせて、フィールド内、フィールド間の双方の内挿を選択的に行うようなことはなされていなかった

従って、この発明の目的は、既存のIC化されたフィールド内内挿用の回路を用いて、フィールド内、フィールド間の双方の内挿を、選択的に行うことのできるテレビジョン方式変換装置を提供することにある。

〔課題を解決するための手段〕

この発明では、奇数フィールド及び偶数フィールドの入力テレビジョン信号を夫々記憶するための第1及び第2のメモリと、ラインメモリを育し、ラインメモリの入力側及び出力側のビデオ信号から内押データを形成する第1及び第2の内挿回路と、第1及び第2の内挿回路との間に設けられた第1の信号選択手段と、第1及び第2の内押回路の内の一方の出力信号を選択するための第2の信号選択手段と

スイッチ回路3には、偶数フィールド、奇数フィールドを判別するための判別信号SIDが、端子4を介して供給され、この判別信号SIDによって、スイッチ回路3の接続が切り替えられる。例えば、偶数フィールドの場合には、スイッチ回路3の端子3a、3cが接続されて、フィールドメモリ5に入力テレビジョン信号のデータが書き込まれる。入力テレビジョン信号のデータが書き込まれる。

スイッチ回路9、10に供給されるスイッチ制

を頒えた構成としている。

(作用)

入力テレビジョン信号のデータが、偶数フィールド、奇数フィールドの区別に応じて、第1 取いは第2 のメモリに記憶される。第1 取いは第2 のメモリのデータは、第1 の信号選択手段によって選択的に、内揮データを形成するための第1 及び第2 の内揮回路に供給される。そして、第1 及び第2 の内揮回路で形成された内揮データは、第2 の信号選択手段によって、選択的に取出される。これによってライン内揮が行われる。

(実施例)

以下、この発明の一実施例について、第1図乃 至第3図を参照して説明する。

第1図の構成に於いて、或る放送方式、例えば PAL方式取いはSECAM方式に基づく入力テ レビジョン信号が端子1、A/D コンバータ2を介 して、スイッチ回路3の端子3aに供給される。

御信号SSWが、例えば、ハイレベルである水平走 変期間の時は、スイッチ回路9の端子9a、10cが夫々接 続ったいる。スイッチ 間路10の端子10a、10cが 横行 SSWのレベルがローレベルである水平走 変期間の時、クロスセレクタ7の接続状態に対しる。 では は とされる。即ち、スイッチ 回路10の は 子 30 b、10cが 抵 たれるようになされている。フィールドメモリ 5、6からの出力データは、上述のクロスセレクタ7を介して、2つのライン内挿回路11、12に 供給される。

このライン内挿図路 I 1、1 2 は、フイールド 内内挿用の回路であり、既に I C 化されているものである。このライン内挿回路 I 1、1 2 に、例えば、入力テレビジョン信号の第 n 番目のラインのデータが I Hの遅延量を有するラインメモリ I 3、1 4 に供給される。ラインメモリ I 3、1 4 からは、に供給される。ラインメモリ I 3、1 4 からは、

特期平3-117996(4)

第(n-1)番目のラインのデータが出力され、 乗算器17、18に供給される。乗算器17、1 8では、ラインメモリ13、14から出力された 第(n-1)番目のラインのデータに対し、係数 (1-k)が乗算され、この乗算データが加算器 19、20に供給される。乗算器15、16では、 フィールドメモリ5、6から出力された第n番目 のラインのデータに対し係数(k)が乗算され、 この乗算データが加算器19、20に供給される。 加算器19、20では、係数(1-k)が乗算された乗算データと、係数(k)が乗算された乗

加算器19、20では、係数(1-k)が乗算された乗算データと、係数(k)が乗算された乗算データが加算される。この加算データはスイッチ回路21の端子21a、21bに供給される。

ライン内挿回路11、12の内、一方では、後述するように入力テレビジョン信号の放送方式とは異なる他の放送方式、例えばNTSC方式に基づくテレビジョン信号のラインのデータが形成されるので、スイッチ回路21の制御によってテレビジョン信号の各ラインのデータが取り出される。スイッチ回路21は、例えば、半導体スイッチ

で排成されており、このスイッチ回路21は、端子22を介して供給される制御信号Scによって、1日毎のタイミングで切替えられる。尚、このスイッチ回路21の切り替えのタイミングは、前述のスイッチ回路9、10と同期するようになされている。このスイッチ回路21を介して、テレビジョン信号のデータがD/A コンバータ23に供給される。テレビジョン信号のデータは、D/A コンバータ23によってアナログ化され、アナログ化されたテレビジョン信号が端子24から取出される。

この実施例に示されるスイッチ回路 3 、9 、1 0 は、例えば、スイッチ回路として示されているが、これに限定されるものではなく、フィールドメモリ 5 、6 、ラインメモリ 1 3 、1 4 の書き込みコントロールによって同様の動作を行わせても違い。

ないで、第2図及び第3図を例に動作を説明する。尚、第2図中、実線は偶数フィールドのライン L18~ L68を示し、破線は奇数フィールドのラ

インL1A~L6Aを示している。尚、内挿に用いる ラインを示す第3図中、D1、D2はラインメモリ13、14の出力を表し、T1、T2はスイッチ9、10からの出力を表す。

第2図に示されるように、この発明ではPAL 方式或いはSBCAM方式からNTSC方式への 方式変換がなされるため、ライン数変換は、(6:5)の比にて行なわれ、×印の付されたライ ンL3A、L5Bのデータは、間引かれて、フィール ドメモリ5、6から読み出されることがなく、こ のラインL3A、L5Bのデータの読み出されるタイ ミングでは、次のラインL3B、L6Aのデータが読 み出される。

スイッチ回路 9 は嫡子 9 a、 9 c が接続され、スイッチ回路 1 0 は嫡子 1 0 a、 1 0 c が接続されている時、フィールドメモリ 6 からは第2 図に示されるライン L 1 A のデータがライン内挿回路 1 1 に供給され、このライン L 1 A のデータがラインメモリ 1 3 で 1 日遅延せしめられる。尚、このタイミングでは、フィールドメモリ 5 からは、ライ

ン L 1Bのデータが出力されない。

次いで、スイッチ回路 9、10、21の接続が切り替えられる。即ち、スイッチ回路 9は端子 9 b、9 cが接続され、スイッチ回路 10は端子 10 b、10 cが接続され、スイッチ回路 21は端子 12 1 a、21 cが接続される。このタイミングでは、フィールドメモリ 6 からはライン L 24のデータがライン内挿回路 12 に供給され、ライン L 24のデータがライン内神回路 11 に供給され、ライン L 18のデータがライン内神回路 11 に供給され、ライン L 18のデータがラインメモリ 13で1 H 遅延せしめられる。

これによって、第3図に示されるように、ラインパモリ13から出力されたラインLIAのデータに、乗算器17で保数(1-k)が掛けられ、加算器19に供給される。また、ラインLIBのデータは、乗算器15にて係数(k)が掛けられ、加算器19に伏給される。加算器19にて、上述の2つのデータが加算されスイッチ回路21に出力

される。

この加算出力によって、入力テレビジョン信号の放送方式とは異なる他の放送方式、例えばNTSC方式に基づくテレビジョン信号に於ける新たなライン!1のデータ (11 = (L1A) × (1-k) + (L1B) × k) が形成される。このライン!1のデータは、スイッチ回路21、D/A コンパータ23を経て端子24から取出される。

次いで、スイッチ回路 9、10、21の接続が切り替えられる。即ち、スイッチ回路 10は端子 3 は端子 6 0 a、10 cが接続され、スイッチ回路 10 は端子 10 a、10 cが接続され、スイッチ回路 12 cが接続される。このタイミングでは、フィールドメモリ 6 からはラインし34が間回路 11 に供給され、ラインし44のデータがラインがライントでは、フィールドメモリ 13 で 1 H 遅延せしめられる。また、フィールドメモリ 5 からはライン し28のデータがラインメモリ 14 で 1 H 遅延せしめられる。

これによって、第3図に示されるように、ラインメモリ14から出力されたラインし2Aのデータに、乗算器18で係数(1-k)が掛けられ、加算器20に供給される。また、ラインL2Bのデータは、乗算器16にで係数(k)が掛けられ、加算器20にて、上述の2つのデータが加算されスイッチ回路21に出力される。

この加算出力によって、新たなラインl 2 のデータ (l 2 = (L 2A) × (1 - k) + (L 2B) × k; が形成される。以後の内容は、前述のライン l 1 と同様なため重複する説明を省略する。

次いで、スイッチ回路 9、 1 0、 2 1 の接続が切り替えられる。即ち、スイッチ回路 9 は端子 9 b、 9 c が接続され、スイッチ回路 1 0 は端子 1 0 b、 1 0 c が接続され、スイッチ回路 2 1 は端子 1 では、フィールドメモリ 6 からはラインし5Aのデータがライン内挿回路 1 2 に供給され、ラインし5Aのデータがラインメモリ 1 4 で 1 H 遅延せしめ

られる。また、フィールドメモリ 5 からはライン L3Bのデータがライン内挿回路 1 1 に供給され、 ラインL3Bのデータがラインメモリ 1 3 で 1 H遅 延せしめられる。

これによって、第3図に示されるように、ラインメモリ13から出力されたラインし4Aのデータに、乗算器17で係数(1-k)が掛けられ、加算器19に供給される。また、ラインし3Bのデータは、乗算器15にて係数(k)が掛けられ、加算器19にて、上述の2つのデータが加算されスイッチ回路21に出力される。

この加算出力によって、新たなラインl 3のデータ (l 3 = (L4A) × (l - k) + (L3B) × k) が形成される。以後の内容は、前述のライン l 1 と同様なため重複する説明を省略する。

次いで、スイッチ回路 9、10、21の接続が切り替えられる。即ち、スイッチ回路 9は端子 9a、9cが接続され、スイッチ回路 10は端子 10a、10cが接続され、スイッチ回路 21は端

子21b、21cが接続されている。このタイミングでは、フィールドメモリ6からはラインL6Aのデータがライン内挿回路11に供給され、ラインL6Aのデータがラインメモリ13で1H遅延せしめられる。また、フィールドメモリ5からはラインL4Bのデータがライン内挿回路12に供給され、ラインL4Bのデータがラインメモリ14で1H遅延せしめられる。

これによって、第3図に示されるように、ラインメモリ14から出力されたラインし5Aのデータに、乗算器18で係数(1-k)が掛けられ、加算器20に供給される。また、ラインL4Bのデータは、乗算器16にて係数(k)が掛けられ、加算器20に供給される。加算器20にて、上述の2つのデータが加算されスイッチ回路21に出力される。

この加算出力によって、新たなラインのデータ L 4 (L 4 = (L5A) × (1 - k) + (L4B) × k) が形成される。以後の内容は、前述のライン L 1と同様なため重複する説明を省略する。

特開平3-117996(6)

次いで、スイッチ回路 9、10、21の接続が切り替えられる。即ち、スイッチ回路 9 は端子 9 b、9 cが接続され、スイッチ回路 10 は端子 10 b、10 cが接続され、スイッチ回路 21は端子 10 b、10 cが接続される。このタイミングでは、フィールドメモリ 5 からはラインし58が間引かれるため、ラインし68のデータがライン内押回路 11に供給され、ラインし68のデータがラインメモリ 13で1 H 遅延せしめられる。また、フィン内押回路 12に供給され、ラインし14のデータがラインメモリ 14で1 H 遅延せしめられる。

これによって、第3図に示されるように、ラインメモリ13から出力されたラインLGAのデータに、乗算器17で係数(1-k)が掛けられ、加算器19に供給される。また、ラインLGBのデータは、乗算器15にて係数(k)が掛けられ、加算器19に供給される。加算器19にて、上述の2つのデータが加算されスイッチ回路21に出力される。

タは、乗算器 1 6 にて係数 (k) が掛けられ、加算器 2 0 に供給される。加算器 2 0 にて、上述の 2 つのデータが加算されスイッチ回路 2 1 に出力される。

この加算出力によって、新たなラインl 6 のデータ $\{l$ 6 = $\{L1A\} \times \{1-k\} + \{L1B\} \times k\}$ が形成される。以後の内容は、前述のライン l 1 と同様なため重複する説明を省略する。

次いで、スイッチ回路 9、10、21の接続が切り替えられる。即ち、スイッチ回路 9 は端子 9 b、9 cが接続され、スイッチ回路 10は端子 10 b、10 cが接続され、スイッチ回路 21は端子 1 a、21 cが接続されている。このタインと 4 なのデータがライン内挿回路 12に供給され、ライン L 4 A のデータがライン内挿回路 12に供給され、ライン L 2 B のデータがライン内挿回路 11に供給され、ライン L 2 B のデータがライン内挿回路 11に供給され、ライン L 2 B のデータがラインスト

この加算出力によって、新たなラインl 5のデータ [l 5 = $(L6A) \times (1-k) + (L6B) \times k$) が形成される。以後の内容は、前述のライン l 1 と同様なため重複する説明を省略する。

次いで、スイッチ回路 9、10、21の接続が切り替えられる。即ち、スイッチ回路 9は端子 9 a、9 cが接続され、スイッチ回路 10は端子 10 a、10 cが接続され、スイッチ回路 10は端子 1 では、フィールドメモリ 6 からはライン L 2 k のデータがラインメモリ 13で1 H 遅延せしめられる。また、フィールドメモリ 5 からはライン L 1 B のデータがライン内押回路 12に供給され、ライン L 1 B のデータがライント 1 はで1 H 遅

これによって、第3図に示されるように、ラインメモリ14から出力されたラインLIAのデータに、乗算器18で係数(I-k)が掛けられ、加算器20に供給される。また、ラインLIBのデー

これによって、第3図に示されるように、ラインメモリ13から出力されたラインL2Aのデータに、乗算器17で係数(1-k)が掛けられ、加算器19に供給される。また、ラインL2Bのデータは、乗算器15にて係数(k)が掛けられ、加算器19に供給される。加算器19にて、上述の2つのデータが加算されスイッチ回路21に出力される。

ところで、上述の実施例では、フィールド内内 挿用の国路を用いてフィールド間内挿を行う例に ついて説明されているが、スイッチ回路9、10 の接続を固定状態にしておくことによって、フィールド内内押を行うことができる。即ち、スイッチ 回路9の嫡子9a及び9c、スイッチ回路10 の端子10a及び10c、或いはスイッチ回路9 の端子9b及び9c、スイッチ回路10の嫡子1

特開平3-117996(フ)

0 b 及び 1 0 c の接続を固定状態にしておくことによって、偶数フィールド、奇数フィールドの夫々に於けるフィールド内内挿を行うことができる。

この実施例では、PAL方式或いはSBCAM 方式からNTSC方式への方式変換を行っている が、これに限定されるものではなく、NTSC方 式からPAL方式或いはSECAM方式に方式変換するよにうしても良いものである。

更に、ライン数を、例えば1050本、112 5本、1250本といったように、多くするテレビジョン方式が提案されているが、この発明は、これら方式間のライン数変換に対しても、適用することができる。

(発明の効果)

この発明に係るテレビジョン方式変換装置によれば、既存のIC化されたフィールド内内採用のライン内採回路を用いてフィールド内内挿と、フィールド間内採を選択的に行うことができるという効果がある。

また、既存のIC化されたフィールド内内挿用のライン内挿回路を用いているため、新たにICを開発する必要がないという効果がある。

そして、フィールド間内押を行うので、テレビジョン方式変換装置として、画質向上が可能になるという効果がある。

4. 図面の簡単な説明


第1図はこの発明の一実施例を示すブロック図、 第2図及び第3図は失々フィールド間内撑の例を 説明する略線図、第4図はフィールド間内挿とフィールド内内挿の概念図、第5図は従来のフィー ルド内内挿回路のブロック図、第6図は従来のフィールド間内挿回路のブロック図、第7図は従来 のフィールド間内挿回路のブロック図である。

図面における主要な符号の説明

5、6、51、73、74:フィールドメモリ、 7:クロスセレクタ、11、12:ライン内挿回路、21:スイッチ回路。

代理人 弁理士 杉 浦 正 知

特開平3-117996(8)



LIA	1-K	11
L1B _L	<u></u> K	
L 2A		
L2B	<u> </u>	12
L3AX		
L3B		13
L4A		
L4B		14
L5A.	>	
L 5B X		
L6A.		15
L6B		
L1A		11
L1B	> $$	

ライ	ン #	又	変	换
第	2	2	\$	

内挿	SW3 の			
内挿匠	11 路 11	内挿回器12		制御
D1	T1 .	D2	Т2	
L1 A	L1 B	_	L2 A	21a - 21c
L1B	L4A	L2A	L2B	21b - 21c
L4A	L3B	L2B /	L5A	21a - 21c
L3B	L6A	L5A	L4B	21b - 21c
L6A	L6B	L4B	L1A	21a - 21c
L6B	L2A	L1A	L1B	21b - 21c
L2A	L2B	L1B	L4A	21a -21c
- !		, , , , , , , , , , , , , , , , , , ,	; ; ;	!

回路動作 第3図

特開平3-117996(9)

